Viterbi译码器的编解码器的设计
用Verilog实现
2016-08-23
7 0 0
4.0 分
其他
如何获取积分?
Viterbi译码器的编解码器的设计
用Verilog实现-Viterbi decoder。Verilog
vhdl
相关源码推荐
EE247 Analysis and design of analog-to-digital int
0
0
暂无评分
北邮数电实验停车场
0
0
暂无评分
时钟分频设计
0
0
暂无评分
基于FPGA的FIR滤波器
0
0
暂无评分
Cameralink调制解调源代码
0
0
暂无评分
暂无评论