Vhdl 语言中 16 位时间域卷积
2016-08-23
4 0 0
3.8 分
其他
如何获取积分?
卷积是在数字信号处理的常见操作。在此项目中,我创建了自定义电路利用大量的并行机制以提高性能与微处理器相比在 Nallatech 主板上实施。卷积将作为输入信号和 kernell 输出是另一个信号,输出信号的每个元素在哪里乘以内核的与输入信号的相应元素的所有元素组成的产品的总和。16 位无符号整数操作使用、 FPGA 将在 SRAM 中存储的输入的信号并将读取在内核中通过内存映射。
vhdl
语言
卷积
时间
相关源码推荐
两个表格同步时间进行数据处理
0
0
暂无评分
ARMA时间序列算法
0
0
暂无评分
EE247 Analysis and design of analog-to-digital int
0
0
暂无评分
java常用工具类
0
0
暂无评分
语言翻译汉译英
0
0
暂无评分
暂无评论