跨时钟域的异步fifo设计
2016-08-23
5 0 0
4.0 分
其他
如何获取积分?
跨时钟域的异步fifo设计设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎
样设计FIFO——这是一个看似简单却很复杂的任务。
一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,
设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立
的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟
的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到,
但它为更多的复杂设计搭建一个平台,这是非常有用的
样设计FIFO——这是一个看似简单却很复杂的任务。
一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,
设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立
的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟
的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到,
但它为更多的复杂设计搭建一个平台,这是非常有用的
verilog
fifo
设计
异步
时钟
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论