变采样滤波器的FPGA实现(25M<-->30.72M变采样)
2016-08-23
1 0 0
暂无评分
其他
如何获取积分?
已经应用到USRP N210中,实现的部分是25M-->30.72M的变采样,以适应LTE协议对物理层的要求,代码已经仿真验证,并且在USRP的板子中实现(XIlinx)
verilog
fpga
滤波器
采样
mm
实现
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论