VHDL 代码为加法器 / 减法器
2016-08-23
0 0 0
4.0 分
其他
如何获取积分?
Ieee 图书馆 ;
使用 ieee.std_logic_1164.all ;
使用 ieee.std_logic_unsigned.all ;
实体加法器是
端口 (Cin: 在 STD_LOGIC ;
携带: 在 STD_LOGIC ;
X、 Y: 在 STD_LOGIC_VECTOR (3 到 0) ;
S: 出 STD_LOGIC_VECTOR (3 到 0) ;
Cout,A、 B、 C、 D: 出 STD_LOGIC ;
rseg: 出 STD_LOGIC_VECTOR (6 到 0)) ;
结束加法器 ;
体系结构行为的加法器是
信号总和: STD_LOGIC_VECTOR (4 到 0) ;
开始
进程 (Cin,X、 Y)
开始
如果 Cin 然后 = '0'
总和 < = ('0' & X) + Y + 携带 ;
其他
总和 < = ('0' & X)-Y;
结束 ;
结束进程 ;
S < = Sum (3 到 0) ;
Cout < = Sum(4) ;
A < = (Sum(1) (NOT(Sum(2))) 和 ((Sum(0)) 或 Sum(1)) ;
B < = (Sum(2) 或者 (NOT(Sum(1))) 和 ((Sum(0)) 或 Sum(1)) ;
C < =Sum(1) 和 Sum(2) ;
D < = Sum(1) 或者 (NOT(Sum(2))) ;
rseg < ="1111110"当求和 (3 到 0) ="0000"ELSE
"0110000"时总和 (3 到 0) ="0001"别的
"1101101"时总和 (3 到 0) ="0010"
使用 ieee.std_logic_1164.all ;
使用 ieee.std_logic_unsigned.all ;
实体加法器是
端口 (Cin: 在 STD_LOGIC ;
携带: 在 STD_LOGIC ;
X、 Y: 在 STD_LOGIC_VECTOR (3 到 0) ;
S: 出 STD_LOGIC_VECTOR (3 到 0) ;
Cout,A、 B、 C、 D: 出 STD_LOGIC ;
rseg: 出 STD_LOGIC_VECTOR (6 到 0)) ;
结束加法器 ;
体系结构行为的加法器是
信号总和: STD_LOGIC_VECTOR (4 到 0) ;
开始
进程 (Cin,X、 Y)
开始
如果 Cin 然后 = '0'
总和 < = ('0' & X) + Y + 携带 ;
其他
总和 < = ('0' & X)-Y;
结束 ;
结束进程 ;
S < = Sum (3 到 0) ;
Cout < = Sum(4) ;
A < = (Sum(1) (NOT(Sum(2))) 和 ((Sum(0)) 或 Sum(1)) ;
B < = (Sum(2) 或者 (NOT(Sum(1))) 和 ((Sum(0)) 或 Sum(1)) ;
C < =Sum(1) 和 Sum(2) ;
D < = Sum(1) 或者 (NOT(Sum(2))) ;
rseg < ="1111110"当求和 (3 到 0) ="0000"ELSE
"0110000"时总和 (3 到 0) ="0001"别的
"1101101"时总和 (3 到 0) ="0010"
vhdl
相关源码推荐
EE247 Analysis and design of analog-to-digital int
0
0
暂无评分
北邮数电实验停车场
0
0
暂无评分
时钟分频设计
0
0
暂无评分
基于FPGA的FIR滤波器
0
0
暂无评分
Cameralink调制解调源代码
0
0
暂无评分
暂无评论