使用FPGA SPARTAN-3E 的ledbanner verilog代码
2016-08-23
1 0 0
暂无评分
其他
如何获取积分?
在 verilog 代码中使用 FPGA 斯巴达 3E Ledbanner 显示 0-9 中 2 七段显示器。
它会从左去附和胜利或反之亦然。和当按重置按钮时将重置功能。
verilog
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论