VHDL频率计
2016-08-23
0 0 0
4.0 分
其他
如何获取积分?
采用VHDL编写的频率计,模块划分清晰易懂,基本原理为检测一个闸门脉冲周期内的信号次数,采用四段数码管显示
vhdl
频率计
相关源码推荐
EE247 Analysis and design of analog-to-digital int
0
0
暂无评分
北邮数电实验停车场
0
0
暂无评分
时钟分频设计
0
0
暂无评分
基于FPGA的FIR滤波器
0
0
暂无评分
Cameralink调制解调源代码
0
0
暂无评分
暂无评论