fpga emif verilog
2016-08-23
3 0 0
暂无评分
其他
如何获取积分?
接口模块,通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块,每个功能模块具有一个 带FIFO的输出口和13个独立的可由DSP读写的寄存器,寄存器功能可自定义。模块还包含两个全局寄存器,
可实现全局复位,中断等功能。该 verilog |
其他
接口模块,通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块,每个功能模块具有一个 带FIFO的输出口和13个独立的可由DSP读写的寄存器,寄存器功能可自定义。模块还包含两个全局寄存器,
可实现全局复位,中断等功能。该 verilog |
暂无评论