1K SRAM独立的读写端口,Verilog代码的ASIC设计
2016-08-23
0 0 0
4.0 分
其他
如何获取积分?
1K SRAM,安排字的32位,独立的读写端口,ASIC设计Verilog代码
采用偶校验对1的计数。
还带有测试平台
采用偶校验对1的计数。
还带有测试平台
vhdl
verilog
代码
ASIC
端口
设计
读写
独立
相关源码推荐
axi从机转fifo代码
0
0
暂无评分
LDPC码
0
0
暂无评分
ascii_ieee754
0
0
暂无评分
verilog按键消抖
0
0
暂无评分
基础异步FIFO设计
0
0
暂无评分
暂无评论