32位浮点乘法verilog HDL
2016-08-23
0 0 0
4.0 分
其他
如何获取积分?
它是基于Verilog硬件描述语言浮动乘法器的数字化设计。
该设计可以实现全功能,是更好的灵活性,其理论基础上浮动
计算并补偿位移倍增。
该设计可以实现全功能,是更好的灵活性,其理论基础上浮动
计算并补偿位移倍增。
verilog
veriloghdl
乘法
浮点
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论