UART Verilog
2016-08-23
0 0 0
暂无评分
其他
如何获取积分?
压缩文件中包含顶层文件和测试文件。能够完成收发。发送模块和接收模块都在顶层文件中描述。能够定义几种不同的通信速率。发送和接收的规则都是每次发送10个bit。完全按照串口的通信原理。保证每一个bit都能保证足够的时间。
verilog
UARTVerilog
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论