Altera FPGA上实现的视频处理工程
2016-08-23
2 0 0
暂无评分
其他
如何获取积分?
在Altera FPGA上实现的视频处理系统工程程序,通过采集AV通道的视频数据,存储到SDRAM中,然后读取数据进行处理,最后VGA口输出。可以灵活的添加其他处理模块,如定义LCD显示,音频处理,LED灯点亮、数码管显示等模块。
verilog
视频
工程
处理
AlteraFPGA
上实
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论