用16*8 RAM实现一个同步fifo设计
2016-08-23
0 0 0
暂无评分
其他
如何获取积分?
应用背景
用16*8 RAM实现一个同步fifo设计,对数据进行快速、顺序的存储和发送,主要用来解决不同速率器件间的速率匹配问题。与传统的RAM 系列存储器相比,这种存储器没有外部地址端口,能实现无地址访问,还可同时进行读写操作。关键技术
16*8 RAM实现一个同步fifo设计,异步复位,低电平有效,写入和读出的操作由时钟的上升沿触发,低电平有效,当FIFO的数据满和空的时候分别设置相应的高电平加以指示verilog
fifo
RAM
同步
一个
实现
设计
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论