ddr2控制器 Verilog编写
2016-08-23
0 0 0
4.0 分
其他
如何获取积分?
应用背景
Verilog语言编写的ddr2控制器,主要通过控制ddr2的用户侧界面控制ddr2的读写,本程序主要完成一次简单的写地址,写数据到ddr2里,并且再写地址,读数据回来,以此校验ddr2的读写。关键技术
通过在xilinx ise工具里进行综合仿真,并且在xilinx v5 110t板子上成功实现读写。通过控制用户侧界面的ap_af_addr,app_wdf_addr,等app信号写进ddr2控制器里,在读回read_data_fifo信号verilog
DDR
编写
控制器
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论