低成本的FPU
2016-08-23
1 0 0
暂无评分
其他
如何获取积分?
应用背景
本设计的目的是实现对IEEE-754 1985标准的最低要求浮点运算,使用简单的算法,具有类似功能的要求。该项目的一个重要目标是提供一个设计,可能对单片机领域提供浮点计算的方便,无需对硬件的影响巨大消费或软件执行速度的缓慢。执行和规范的优先级,但通过仿真验证应该是执行,以证明最终实施的正确性。关键技术
该体系结构可以概括为2个不同的标量管道,共用一个普通控制单元。除此之外,外部乘法器连接到重要 C PI的5。某些人需要一些O之间的数据传输这两家管道,因此它们是由几个数据线互连。该设计将实施浮点操作的实例所需的1985,通过仔细选择算法。为设计类似于通用处理器的流水线,这是明显的,选用的算法与现有的软件实现共享的特点如果IEEE-754。在SP eedup一个软件实现主要是通过一个更合适的数据宽度来实现的,以及利用以及一些硬数据的路由选择两管道。verilog
FPU
成本
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论