简单选择器的verilog实现 有testbench
2016-08-23
0 0 0
暂无评分
其他
如何获取积分?
资源描述
简单选择器的verilog实现 有testbench,帮助学习verilog编码方式。
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式
verilog
选择
简单
testbench
实现
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论