源代码
开发者
积分
标签
发布
登录/注册
源代码 /
verilog实现的RS译码器
verilog实现的RS译码器
2016-08-23
0
0
0
暂无评分
其他
1 积分下载
如何获取积分?
verilog实现的RS(204,188)译码器,包括各个模块详细的功能说明,已经通过仿真验证,亲测可用
请点击左侧文件开始预览
!
预览只提供20%的代码片段,完整代码需下载后查看
加载中
侵权举报
打分
发表评论
暂无评论
0
粉丝
0
发布
0
获赞
关注
查看主页
verilog
rs
实现
译码器
相关源码推荐
axi从机转fifo代码
0
0
暂无评分
LDPC码
0
0
暂无评分
ascii_ieee754
0
0
暂无评分
比较二进制文件
0
0
暂无评分
verilog按键消抖
0
0
暂无评分
介绍信息
预览
(0条)评论打分
QQ
微博
QQ交谈
verilog实现的RS译码器
1 积分下载
评论打分
购买积分
发布代码
暂无评论