同步FIFO的Verilog代码
2017-11-16
0 0 0
暂无评分
其他
如何获取积分?
本代码是同步FIFO的VERILOG HDL代码,代码除了实现基本的同步FIFO相同时钟域数据传输以外,代码简单易读,可以作为笔试或者面试手写代码的备考代码,作者参加大恒FPGA开发工程师岗位面试手写的同步FIFO程序就是出自本代码
相关源码推荐
使用Java开发Android AOA Android开放式附件
0
0
暂无评分
Golang AOA Android开放式附件HID控制
0
0
暂无评分
pclite
0
0
暂无评分
GMSK线性接收机
0
0
暂无评分
传世AFT中变打金版版本--以前很火爆的,收藏很久
0
0
暂无评分
暂无评论