Verilog DDS发生器的实现
2017-12-14
1 0 0
暂无评分
其他
如何获取积分?
一个从0-1MHZ的正弦DDS发生器,如果你对Verilog语言以及FPGA有兴趣的话,这个可以作为一个入门的教程。有兴趣的朋友们可以来下载,如果有什么不懂的地方可以随时请教楼主,如果代码中有什么问题的话,也可以向楼主提出改正。
相关源码推荐
使用Java开发Android AOA Android开放式附件
0
0
暂无评分
Golang AOA Android开放式附件HID控制
0
0
暂无评分
pclite
0
0
暂无评分
GMSK线性接收机
0
0
暂无评分
传世AFT中变打金版版本--以前很火爆的,收藏很久
0
0
暂无评分
暂无评论