源代码
开发者
积分
标签
发布
登录/注册
加载中
个人主页
TA还没有准备介绍自己
关注
TA的源代码 (1)
modelsim输出文件代码演示 verilog
暂无评分
资源描述 modelsim输出文件代码演示verilog 内含头文件和testbench.VerilogHDL是一种硬件描述语言(HDL:HardwareDescriptionLanguage),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式。
17161753
2016-08-23
0
0
1
没有更多了~