发布
loading-left
loading loading loading
loading-right

加载中

个人主页
TA还没有准备介绍自己
TA的源代码 (2)
FPGA实现数字频率计
暂无评分
通过VerilogHDL语言编程实现数字频率计的设计,通过加按键和减按键来实现8个不同频率的切换,并通过相应的LED小灯展现出来,实现现象为频率不同LED灯的闪烁频率也不同。注:此程序基于系统时钟为10MHZ的实验平台,所选的芯片为FLEX10K:EPF10K10TC144-4,所用软件为QuartusII9.0.
sunyan521
2020-01-19
0
1
FPGA数字钟设计
暂无评分
通过VerilogHDL语言编程实现时间可调的数字时钟设计,通过6个8段数码管实现小时、分钟、秒钟的显示。通过按键实现工作状态与调节状态的切换,通过位选按键实现对小时、分钟、秒钟的选中切换,最终通过加减按键实现时间的调节,退出调节态后时钟正常工作。注:此程序基于系统时钟为10MHZ的实验平台,所选的芯片为FLEX10K:EPF10K10TC144-4,所用软件为QuartusII9.0;所涉及到的知识:数码管的驱动、按键的消抖以及状态机编程思想的训练。
sunyan521
2020-01-19
0
1
没有更多了~