源代码
开发者
积分
标签
发布
登录/注册
加载中
个人主页
TA还没有准备介绍自己
关注
TA的源代码 (1)
Verilog DDS发生器的实现
暂无评分
一个从0-1MHZ的正弦DDS发生器，如果你对Verilog语言以及FPGA有兴趣的话，这个可以作为一个入门的教程。有兴趣的朋友们可以来下载，如果有什么不懂的地方可以随时请教楼主，如果代码中有什么问题的话，也可以向楼主提出改正。
Leo_Z
2017-12-14
1
0
1
没有更多了~
Leo_Z