源代码
开发者
积分
标签
发布
登录/注册
加载中
个人主页
TA还没有准备介绍自己
关注
TA的源代码 (1)
16*16移位相加乘法器verilog代码
暂无评分
这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序，如果需要测试负数相乘，可以将测试程序中的乘数或被乘数的最高位改为“1”，对于有符号数来说，最高位为1即表示负数。有需要的童鞋可以自行下载哦~
zhixiangshu
2020-01-19
0
0
1
没有更多了~
zhixiangshu