发布
loading-left
loading loading loading
loading-right

加载中

个人主页
TA还没有准备介绍自己
TA的源代码 (1)
AHB
暂无评分
//4entrydeepfastfifo modulefifo4(clk,rst,clr, din,we,dout,re,full,empty); parameterdw=8; inputclk,rst; inputclr; input  [dw:1]din; inputwe; output [dw:1]dout; inputre; outputfull,empty; //////////////////////////////////////////////////////////////////// // //LocalWires // reg   [dw:1]mem[0:3]; reg   [1:0]  wp; reg   [1:0]  rp; wire  [1:0]  wp_p1; wire  [1:0]  wp_p2; wire  [1:0]  rp_p1; wirefull,empty; reggb; ///////////////////////////////////
yyf_lan
2020-07-04
0
1
没有更多了~