TA还没有准备介绍自己
加载中
个人主页
关注
TA的源代码 (3)
FPGA ‘for’ 循环
暂无评分
Verilog语言编写的for循环，用来验证在FPGA中是否能想在C中那样编写for循环，结果证明虽然仿真可以得到正确的结果，但是在真正的工程中进行编译时耗时24小时都没完成，所以选择其他的方法进行循环操作，毕竟FPGA是并行的，而C中是串行的思想。
xujieCodeForge457612 0 0
1
LineBuffer仿真
4.0分
在Verilog的编写中，IP核的调用会使项目的开发更加方便快捷，对于初学者来说，IP核调用很抽象，通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用，对Verilog的学习是有帮助的。
xujieCodeForge457612 0 0
1
fifo的IP核的调用和仿真
4.0分
fifo的IP的调用在我们的项目中能够缩短设计周期，省去了编写代码的复杂过程，也省去了调试程序的复杂程度和代码的复杂程度。这个小小的简单的fifo的IP核的调用能够让大家更清晰明了的理解fifo的工作原理和IP核调用的方法。
xujieCodeForge457612 0 0
1
没有更多了~